VERILOG HDL 문법 & 디지털회로 모델링 | Wooyeon.

카트

메인이미지

VERILOG HDL 문법 & 디지털회로 모델링

이준환 (지은이)저/역영인미디어2025년 8월 25일

정가: 23,000원

판매가: 23,000원0%

배송비: 무료

ISBN: K302030735

수량

총 상품 금액23,000원

설명

도서명VERILOG HDL 문법 & 디지털회로 모델링

지음/옮김이준환 (지은이)

주제 분류국내도서>대학교재/전문서적>공학계열>전기전자공학>논리회로/전자회로

책소개합성 가능하고 실무에서 디지털회로 모델링에 가장 많이 쓰이는 문법 위주로 Verilog HDL 문법을 설명한다. Verilog HDL의 표준은 수 차례에 걸쳐 개정되었는데, 그 중 2005년에 개정된 IEEEStd 1364-2005에 맞춰 문법이 설명된다.

정보고시

지속가능성

한줄평